FPGA kit s modulom digitálneho osciloskopu a log analyzátoru

[zangetsu]

Zdravím,

Ako bakalársku prácu som vytvoril digitálny osciloskop+log. analyzátor s vedľajším produktom FPGA kitu, aby to nezostalo len tak ležať v šuflíku tak som sa rozhodol že to uverejním ako opensource projekt (súčasťou je aj SW/FW) a bol by som rád ak by z toho mal niekto nejaký úžitok, prípadne pomohol s ďaľším vývojom.. Vec je plne funkčná avšak samozrejme je stále čo vylepšovať takže vítam každé pozmeňujúce návrhy .

Celé podklady na výrobu som hodil na github: https://github.com/josko7452/qwave-project
Sú tam schémy a dosky v eagli, zdrojáky vo VHDL (a MyHDL) + kompletný projekt pre Xilinx ISE, zdrojáky ovládacieho SW v C++ (testované na Linux a Mac OS X (na Windows som nemal čas, ale nemal by byť problém to rozbehať))...

Ak by to niekto chcel skúsiť vyrobiť tak nech sem napíše poradím ako na výrobu, dokonca môžem prvému záujemcovi poskytnúť dvojicu neosadených DPS zadarmo (ale rád by som bol aby to potom vyrobil ).

Využiť sa to dá čisto ako FPGA vývojový kit alebo ako komplet v podobe digitálneho osciloskopu/log. analyzátora...

Základné parametre:

FPGA doska:
- FPGA Xilinx Spartan 6 LX25 v 324Pinovom BGA
- USB 2.0 interface (FT2232H)
- 64Mb SDRAM (148MHz)
- 50 I/O pinov

Analógová doska:
- 2x 200MSPS prevodníky AD08200
- 125MHz oscilátor (mal byť 150MHz ale Farnell nedodal takže testované to je len na 125MHz, čo je prakticky použiteľné na meranie signálov tak do 20MHz, samozrejme teoreticky to je 62,5MHz ale len sínus...)
- 16bit transciever použitý ako logičák (nastaviteľné úrovne 1.8V, 2.5V, 3.3V a 5V
- DAC a buffer na nastavovanie referenčných napätí ADC
- Digitálny potenciometrom nastaviteľný zdroj pre transciever (pre rôzne úrovne)

- útlm 1:2 a 1:10
- AC/DC väzba (oboje spínané relátkami/nastaviteľné v SW)

Veci ktoré by trebalo zlepšiť:
- odstrániť šum pri najvyššej citlivosti ADC
- odstrániť občasné pády ovládacieho SW
- napísať (alebo skôr opraviť existujúci) programátor FPGA pomocou USB aby sa nemusel používať originál JTAG programátor od Xilinxu (ktorý stojí nemalé peniaze)
- ... ?

Dosť popisu, pridám nejaké fotky...

[jaromir]

Fuuuj to je humus, mohol si to od tej pajkovacej gebuziny lepsie ocistit

Kazdopadne, pekny projekt. Som rad, ze sa na svetlektro objavila konstrukcia, ktora nielen ze nie je dvadsiatoupiatou kopiou nejakeho prevareneho zosilnovaca, kde vsetci hikaju nad tym aky ma priestorovy zvuk, ale je dokonca povodnou autorskou konstrukciou, kde sa nerobil iba novy plosak alebo prebalenie do novej krabice, ale produktivna praca od zaciatku do konca s nejakym vysledkom.

Parada, bravo, tlieskam.

[Washu]

zangetsu:
Co sa tyka oscilatora, preco nepouzijes DLL alebo PLL zo spartan6 a vyrobis si hodiny ake potrebujes. Nezda sa mi ze by vyssi jitter bol prave v tejto aplikacii ten hlavny problem.
A este jedna otazka, prosim ta ako stiahnut cely balik ISE projektu naraz? O GIT viem akurat ze nieco take existuje

[jaromir]

washu: na tej stranke- Ctr+F a hladaj "download" a uvidis toto https://github.com/josko7452/qwave-proj ... master.zip

[zangetsu]

jaromir: Očistené to už je, keď som to fotil tak už som bol v časovej tiesni.

Washu: To bola jedna z vecí kde som si nebol istý, flash ADC práve vyžaduje veľmi čisté hodiny (keď si prečítaš datasheet na AD08200 od TI tak to tam zdôrazňujú že musí byť nízky jitter). Plus na doske s FPGA je len 12MHz oscilátor ktorý poháňa FTDI, ktoré generuje 60MHz a z tých by to ďalej generovať už bolo o hubu, takže som potreboval oscilátor.. Samozrejme by nebolo na škodu vyskušať aj prístup pomocou DCM, ja som zvolil vtedy toto...

Čo sa týka gitu tak si buď stiahni git klienta http://windows.github.com/ (predpokladám že windows) a naklonuj si repozirár (na linuxe stačí kdekoľvek drcnúť do konzoly git clone https://github.com/josko7452/qwave-project.git a ideš. Prípadne je tam na https://github.com/josko7452/qwave-project tlačítko download as zip a stiahneš celý projektový adresár (zo všetkým ale, nie len ISE)...

[daqq]

Velmi pekna praca! Kde si si dal vyrabat DPS?

[zangetsu]

U Pragoboardu.. mali študentskú zľavu na školeské projekty tak sa to využilo, inak hradilo to celé VUT FIT (tam študujem). Tá analógová doska je osadená ručne pájkovačkou. Tá s BGAčkom je reflow a osádzalo sa to u AJ Technology, ale teraz by som to už asi vedel osadiť aj sám..

//Edit:
Inak ešte poznámka k tým zdrojákom do FPGA, odporúčam primárne študovať MyHDL zdrojáky.. pretože tie sú primárne z ktorých vznikli VHDL konverziou, takže sú jednoduchšie stráviteľné než ten VHDL výstup A odporúčam začať jednoduchšími časťami napr. Decimator, modul na digipot (I2C) a modul na ovládanie DAC, ft245 modul a potom tie zložitejšie ako buffer a controller...

[eagle130]

Zaujimalo by ma kolko to cele priblizne stoji....

[Washu]

zangetsu: Vstah medzi ENOB a jitterom poznam. Otazka je ale v tvojej aplikacii ako osciloskopu co je preteba dolezitejsie. Pruser by bol keby si robil FFT analyzator tam bez debat treba jitter co najnizsi ale na zobrazenie priebehu na obrazovku chybu toho jitteru neuvidis.
Pouzit CLK buffer a budit ADC priamo bolo velmi rozumne to uznavam. Predpokladam ze na skole mate k dispozicii dostatocne kvalitny generator, mozes vyskusat aky ENOB si dosiahol.
A este jedna otazka, aka je analogova sirka pasma toho vstupneho dielu?

[zangetsu]

eagle130:
No vzhľadom na nenažranosť Farnellu len súčiatky vyšli nejakých 150-200€ (keďže už len ten spartan 6 stojí 50ku). To by chcelo high volume vtedy by sa to dalo stiahnuť niekde pod 100€ celkovo si myslím (včetne dosiek)..

Washu:
No popravde bolo plánované aj FFT ale nebolo času už tak som ho tam nakoniec nezaradil. Ako určite by som teraz ťahal čo najvyššiu vzorkovačku, kľudne do 230MHz čo je teoretické maximum tých ADC.. Aj za cenu zníženia ENOB by to stálo za to. Už som objednal sample 500MSPS ADC od TI takže sa chystám na posunutie to na použiteľnú úroveň (pre mňa 1GSPS ). Čo sa týka vybavenia tak ten generátor čo máme v škole je slušný crap.. A osciloskopy potom rigoly DS1052 čo tiež nie je výhra.. a jeden AGILENT do 1GHz tuším ale to nepožičajú vždy to je taká skriňa na kolieskach .

Inak čo sa týka analógovéhu vstupu tak podľa Spice to vyšlo na +-3dB pre 0-100MHz, ale pri sínuse do 62,5MHz sa to v +-3dB drží aj v praxi

[neznamy]

pekná práca, keď na to pozerám,až sa hanbím za moju prácu

[zangetsu]

Ešte ma napadlo že sem hodím link na text práce ak by sa chcelo dakomu čítať: http://www.fit.vutbr.cz/study/DP/BP.php.cs?id=14639