SVETELEKTRO

Ethernet mi uz bezi, SDC tiez na USB host sa chystam (zatial nebol treba )
Na FPGA nieje cas...

Taková blbá ale přece otázka: Co je složitější na uvedení do chodu? USB device nebo ethernet? (neuvažuju teď použití nějaký univerzální pochybný knihovny na všecko).

//DRAM: Stačilo by ten modul zapojit a napsat pár exámplů. Pozn.: Takto ohnile dopadne neošetřená DPS po dvou letech válení v bordelu.

Hinsi napísal:Jestli se chceš na něčem kolektivně podílet, tak s chutí do toho. Možná něco vymyslíme? Nebo asi né jako vždycky... Já dopíšu tuhle myšlenku pro SRAMkáře a pak popřemýšlím, jestli má cenu to dál nějak rozvíjet.

No ja mám svoje projekty s ktorými ako vždy meškám a tak sa do tohoto nechcem púšťať.

Když mě by třeba prozměnu zajímal návrh sběrnic pro rychlý srandičky, 50-200MHz procáky, tam už to imho přestává bejt sranda a nejde to moc drátovat jak to přijde pod ruku... či snad?

no ja to večšinou hneď robím na DPS, je mi to rýchlejšie spraviť si základnú vývojovú dosku a potom na nej laborovať. Ak je to nevyhnutné tak to robím pomocou kontaktného pola ale paralelnu zbernicu je tam dosť problém spraviť, ak si kukneš na moj PICAS, tak tam nájdeš pár zapojení.
Výroba DPS s komplet maskou mi netrvá viac ako 1/2 dňa, takže neni to problém, tiež sa na tom dá dobre vytestovať rušenie tých zberníc.

A co na tom picasu uvidím? Že se srovnávají délky vodičů pro korekci zpoždění a používají tlumící odpory? To je sice hustý, ale zaprvé nic kopírovat nebudu, zadruhé na řádný návrh něčeho jsou potřeba jiné znalosti, než že se něco dělá nebo používá.

Hinsi napísal:Taková blbá ale přece otázka: Co je složitější na uvedení do chodu? USB device nebo ethernet? (neuvažuju teď použití nějaký univerzální pochybný knihovny na všecko).

Zalezi co vsetko chces rozbehnut. Ale asi kusok zlozitejsi je ten ethernet. Kazdopadne zabudni na to ze to cele napises sam.
TCPIP stack je naozaj OBROVSKE susto. Ver mi na zabavu ti bohate postaci napisanie drivra k PHY a potom implementacia protokolov ktore chces pouzivat

Dobře, zkusím prve radši to USB. Tam už mám aspoň kus načtenou specifikaci.

K těm "highspeed" (50-200MHz) sběrnicím náhodou nemáš pls nějaký doporučení na studijní materiál?

Hladaj "signal integrity" a "hi speed design". Na strankach vyrobcov FPGA najdes navrhove pravidla.
Jednoducho povedane, musis zabezpecit aby strobe/clk prisiel az ked sa data ustalia. Takisto pozor na odrazy na neprisposobenych vedeniach. Pri rychlostiach ktore uvadzas nebude este taky problem s oneskoreniami ale odrazy (hlavne ak mas rychle obvody) uz budu problem. Takze treba si uvedomit ze cesticka je vedenie, ze ten pin na konci ma tiez nejaku impedanciu a podla toho zabezpecit spravne impedancne prisposobenie. A este to najdolezitejsie, kvalitne zemnit a blokovat. Ak to ma byt poriadne tak minimalne 4vrstvak s power-planes.
PS: 100nF X7R sa pri tychto frekvenciach uplatni len minimalne. Bude to chciet aj NP0/COG na blokovanie vyssich frekvencii.

Tahat 28bitů adresu a 16 dat na dvouvrstvý desce mezi několika čipama si moc nedovedu představit Ale nějaký osraný design asi se vymyslet dá, nevím, zatím jsem dělal sběrnice tak maximálně u 8051.
To co jsi popsal, je mi poměrně dobře zřejmé, slabší to mám ale se znalostma právě těch impedančních přizpůsobení - tam opravdu nemám páru, čeho se chytit. Zkusím si o tom něco najít, možná teď na čtení do postele

S tím blokováním si mi připomněl jeden z mých nedodělků - integrační voltmetr. Pokoušel jsem se tam napasovat LM311. Ani za ho*no se mi nepovedlo odstranit jeho nechutné kmitání v okolí rozhodovací úrovně. Ale to by bylo na samostatnou diskuzi, možná někdy, až ten projekt vytáhnu k dokončení.

Prave pri tom voltmetri myslim ze samo blokovanie nestaci. Tam treba venovat VELKU pozornost tomu kam referencujes "zem".
Treba oddelit signalovu sem a zem digitalnu (v tomto pripade). Inak LM311 je pomerne bezproblemova. Ukaz layout.

Našel sem nějaký výživný žrádlo od Altery, díky.

Na ten komparátor teď kašli, už teď sme tu řádně zaneřádili Pošlu ti to kdyžtak do SS, nebo založím časem vlákno na to.

//EDIT: Žrádlo to bylo řádný, ale moc mi nepomohlo, pořád nevim, jak ty dráty natahat pro sběrnice 50-200MHz procesor http://www.altera.com/literature/an/an315.pdf
Další hledání zítra.

Večer zkusím dopsat zbytek k té NOR FLASH.

Též avizuji, že mám napsanou první plně funkční verzi DRAM kontroléru pro AVR - takže zájemci o šílené pokusy se mohou přihlásit, kód pošlu. Vše by mělo spolehlivě fungovat, kód je optimalizovaný téměř na maximum. Jediná omezení zatím jsou 64kB maximální adresní prostor a pouze bajtový přístup, pagemódy až v další verzi.