Generovanie pulzu zapornej polarity

[miso156]

Zdravim vospolok,

dostal som sa k ulohe, kedy potrebujem nejakym sposobom zavriet trand Q2 na kratku dobu a vyvolat tak reset. Tych trandov Q2 bude spusta (>20).
Napadli ma tri riesenia:
1) Dat ku kazdemu Q2 do bazy zvlast resetovaci tranzistor. To vsak berie 20 tranzistorov naviac.
2) Dat kazdemu Q2 do bazy shottky a stiahnut bazu Q2 cez nu. Neberie skoro nic, avsak nie je tam dostatocna "bezpecnostna" zona, 0.3v diody + 0.1v Vce_Q1 ku 0.6V otvaraciemu nap. bazy Q2 je prilis malo, len 0.2v zona. Amici tomu hovoria poor safety margin.
3) Zatvorit Q2 zapornym pulzom do bazy. Dost dobre, len ako to spravit. Zaporne napatie nemam k dispozicii.
Napadol ma stary dobry trik s kondenzatorom C1.
Q1 je zavrety, C1 sa nabije na 4v - 0.5v - 0.5v cez R3 a dve diody D1,D3.
Q1 sa otvori a tym na minus pole C1 vznikne zaporny pulz o velkosti na kolko bol nabity C1 v predchadzajucom kroku (3v).

Je nejaka stvrta moznost?

Modre je napatie na minus pole C1, oranzove pulz do Q1 (V2), zelene je napatie na kolektore Q2 (krasne zavretie).

[niki31]

Určite existuje ďalších x spôsobov. Avšak uniká nám zmysel tohto obvodu. Tu funkciu už realizuje samotný Q1 lenže signál je invertovaný. Namesto NPN použij PNP tranzistor a priamo na Q1sa bude generovať kladný pulz.
Pokiaľ má byť výsledok len nejaký ihlový impulz zaraď do bázy RC člen.

[miso156]

Zmysel je taky, aby som pomocou jedneho obvodu (ten sersam okolo C1) zavrel 20 trandov (Q2) naraz. Vysledok je, ze tym na jeden dielci Q2 obvod potrebujem len jednu diodu (D2). Vsetky katody (D2) sa sa pripoja na minus pol jedneho C1.

Pozn.: Do tych "Q2" obvodov som zabudol nenakreslil kolektorove odpory, ale v reale su tam.

[niki31]

Potom spoj všetky emitory Q dvojek a ukostri cez nejaký tranzistor. Neviem aké budú náväzné obvody ale použij trebárs FET ktorý bude permanentne otvorený, impulzom do gate potom vypneš všetky Q2. Neviem čo sa má resetovať obvod nemá žiaden výstup ani klopný obvod to nieje, preto ti bohužiaľ viac neporadím.

[miso156]

Musim povedat ze celkom dobry napad odpajat cele tie klopne obvody od Vcc avsak, pri takomto odpojeni a znovu pripojeni je klopny obvod v nedefinovanom stave, moze byt v nule aj v jednicke.
Musel by som napriklad dat do baz Q2 nejaku kapacitu aby sa po opatovnom pripojeni na Vcc na hodil 100% do nuly. Kapacita vsak vyrazne ovplyvni rychlost preklapania. Uz 1n kondik v baze mi sposobi sarapatu.

[gfox]

Akú úlohu má odpor nad tými dvomi diodami, na prvom obrázku R1 ?

Ak by nevadila schotky zapojená v emitore Q2, tak by bod dva mohol fungovať.

[miso156]

R1 nie je celkom potrebny, avsak v case ked sa reset pulz negeneruje (C1 nabity) by sa C1 nabijal nozno az na 3,6v (0.4v na anode D2) z pohladu VA charakteristiky diod. To by uz "hrozilo" ze D2 zacne viest.
Ak sa pouzije R1, na anode D1 bude minimalne 1V a D2 nema sancu viest a ovplyvnit tak stav klop. obvodu.

Schottky v emitore by sa dala, len pri 20 kl. obvodoch je to 20 suciastok naviac. Spolu s diodou v baze to robi 40 suciastok.
S tym negativnym pulzom to pyta iba 20 bazovych diod.

Najskor som tie kl. obvody chcel riesit takto:

Tym by som mohol resetovat cez obycajnu diodu 1n4148 lebo otvaracie napatie napr. 2n7000 je nieco pod 2V.
Taktiez by som sa vyhol bazovemu odporu PNPcka.
Ked som si vsak pozrel ceny mosfetov (hlavne P-kanalov) tak ma chut presla, hehe. Michal je priliz svorc.

[niki31]

Ten tretí obrázok predbehol môj príspevok. Ale ani na tom nevidím nič podstatné. Nieje tam žiaden výstup ani vstup a nie sú to ani klopné obvody. Po elektrickej stránke je to nefunkčná sprostosť. Tranzistory sú trvalo zaskratované do kostry a nemôžu nič vykonávať. Pretože netušíme čo to má byť, ani za akých podmienok to má pracovať, ťažko ti niekto pomôže.

Viacmenej po úvahe musím poznamenať toto:
(bavíme sa o obvode na treťom obrázku od začiatku)

Ak sa odstráni uzemnenie kolektora Q3, do emitora privedieme napájanie a medzi kolektor Q2
a napájanie zaradíme rezistor. Potom vznikne klopný obvod v ktorom bude Q2 po zapnutí napájania vždy
uzavretý. Napätie na kolektore Q2 bude teda na vysokej úrovni. Kladným impulzom do bázy Q2 klopný
obvod môžeme preklopiť. Q2 sa otvorí a na jeho kolektore bude nízka úroveň. Udržiavaná pomocou Q3.

Jedna z možností ako tento obvod preklopiť naspäť je priviesť kladný impulz do emitora Q2. Pokiaľ teda emitor Q2 zdvihneš na dostatočné napätie, aby sa uzavrel Q3. Nebude tam žiaden nestabilný stav.
Použij mosfet do emitorov a zdvíhací rezistor medzi emitory a napájanie a bude to fungovať.

[gfox]

20 shotky diód na tme rovná sa 75centov. Alebo som nepochopil o čo ide?

[miso156]

20 shotky diód na tme rovná sa 75centov. Alebo som nepochopil o čo ide?

Ide o miesto na doske, v podstate rozmer este nemam definovany, avsak priestor mozem vyuzit inak (dat radsej funkcie naviac). Pripadne to cele mozem dat do mensej krabice.

[miso156]

Skusil som ten reset obvod so zap. pulzom zapojit aj spolu s klopnym obvodom z bipolarov. Vypada ze to ide celkom dobre, spolahlivo.
Trosku som to pozmenil, reset trigujem PNPckom, taktiez tie dve diody som vymenil za Q6 BE, lebo hned po resete potrebujem setovy pulz z Q3.
Vyskusal som zbuchat kl. obvod aj z Mosfetov, vypajtloval som nejake v sot23 z power-boardu od LCDTV. Zapojil som ho do serie spolu s tym bipolarnym a mam 2bit citac typu shift reg.+scitacka o 1 (cez carry bit) .
Ak najdem silu vytahovat tie zmrdky zo starych dosiek tak spichnem este dalsie 4bity nech tie binarne hodiny dokoncim.

Doska kl. obvodu (pekny grc, hehe, prva je vacsinou vzdy na naucenie):

Zaporny Reset pulz (napatovan nula je presne v strede, 1V/dielik):

Cely 2bit "scitac" aj s oscilatorom, timingom a scitackou s carry:

[miso156]

Zatial mi ten hromadny reset klopnych obvodov so zapornym pulzom funguje perfektne, testujem to na piatich bitoch zapojenych ako shift register. Ten exponencialny priebeh reset pulzu mi vyhovuje kedze to cele robim dost low-power (velke odpory v KO), hrozilo by ze aj najmensi glitch mi moze sposobit chybne preklopenie stavu. Exponenciala na konci ma plynule prejdenie do neaktivneho stavu (bez ostrej hrany) takze glitch nehrozi.

Len na okraj, 5 bitovy shift register + scitacka o 1 (inak povedane citac) ktore planujem do binarnych hodin vytvara celkom pekny efekt, vzhladom ze je vidiet ako sa nova hodnota pocas pocas kazdeho inkrementu 5x shiftuje (takmer knight-rider, hehe):

(klik pre video, LSB je na pravo, inkrement citacu je cca raz za sekundu)

[miso156]

6-bit hodiny som "dokoncil", zakladny clock z kapacitneho oscilatora je 15min, po dosiahnuti 0x101111 (11hod,45min) nastane reset do nuly cez pulz od monostabilneho obvodu.
Prva zelena Led od strany LSB je jedna hodina, takze sa to celkom dobre/rychlo rata:

(zelen) (zelen) (zelen)(zelen)(cerven)(cerven)
(8hod) (4hod) (2hod) (1hod) (30min) (15min)

Dolne 4bity su cele z bipolarov, u dvoch hornych bitov som si pomohol mosfetmi na GND strane kvoly jednoduchsej implementacii XORu do scitacky.
U bipolarov som zvysoval otvaracie napatie bazy na 1.4V pridanim Si diody do emitoru, lebo som si uvedomil ze staci jedna dioda pre vsetky klopne obvody, hehe.
Spotrebu som sa snazil stiahnut cim nizsie, 15k a 22k v obvodoch kolektorov aby to tahalo z jednej li-ion dobijanej z mini solarneho panelu. Hodiny/ledky asi nenecham svietit stale, len na dobu pozretia si casu, takze celkovu spotrebu odhadujem do 5mA.
Malo by to fungovat priamo z li-ion bez akehokolvek zdroja, takze v rozsahu 3 az 4V.
Diody so scrapov svietily nechutne, tak som ich prebehol jemnym smirglom, nech to dostane matny efekt a svetlo z nich rozptyli.

Video:
(zakladny clock je zrychleny na cca 6sec kvoly dlzke videa)
https://streamable.com/gncs6x

Foto:
(dva bity su na jednej doske, takze dokopy 6bitov)

[romiadam]

Klobuk dole, ta obdivujem ze sa ti chcelo toto robit takto.

Mozem sa opytat kolko casu ti to zabralo od prvej ciary co si zacal kreslit schemu az po finalny odladeny vyrobok? Ja si myslim ze strasne vela.
Ja by som to riesil cez MCU. Ja by som na toto nemal nervy.

[miso156]

Mozem sa opytat kolko casu ti to zabralo od prvej ciary co si zacal kreslit schemu az po finalny odladeny vyrobok? Ja si myslim ze strasne vela.

Ja vlastne ani nemam schemu, mam len akesi dielcie bloky/ zachytne body popisane po zdrapoch. Vsetky tie obvody ktore som tam pouzil mam uz dlhsiu dobu/roky v hlave, takze to ostavalo len poskladat.

Najvatsi level je spravit dobry long-period oscilator (15min). Podarilo sa mi dokonca aj spravit aj 40min, aj ked ten uz nebude tak kvalitny/presny, kedze ulohu zacina zohravat paralelna rezistancia kondenzatora.
Musel som mysliet na kompenzaciu zmeny Vcc, taktiez teplotne zmeny polovodicov aj kondenzatora. Trebarz kapacita kondenzatora sa pri sirokom rozsahu telplot (-20,+30) meni aj o 10% a hodiny ktore sa posunu o 2,4hod za den asi nikto nechce.

V MCU je to malina, staci krystal, tabulka zmeny frekv. voci tepote a ide to dostatocne presne.

Celkovy cas co som do toho dal, je cca 2 tyzdne, kazdy den par hodin, nerobim na tom denne.

Trochu som sa zdrzal na "falosnom" trigovani ktore vznikalo absolutne nahodilo cca raz za 40min a nechapal som kde to moze vznikat. Potom som prisiel na to, ze to robi elektromag. pulz trebarz od zapnutia stareho osciloskopu (z elektronkovou obrazovkou). Doslova som zapinanim osciloskopu power-tlacitkom pridaval na hodinach, hehe.

Inak, ked uz pisem o osciloskope, na analogoch sa taketo glitche hladaju velmi tazko, pretoze nedokazu zachytit jednorazove deje.

[Ajven_Black]

Čauko, aj poskytneš schému zapojenia tu na fóre, alebo je to tvoje know how a nedáš to širokej verejnosti?

[romiadam]

Ta obdivujem, ze si isiel touto cestou a nie MCU.
Este raz, klobuk dole pred tebou.

[miso156]

Čauko, aj poskytneš schému zapojenia tu na fóre, alebo je to tvoje know how a nedáš to širokej verejnosti?

Nemam problem uverejnit schemu, na takychto veciach sa uz dnes nezaraba, hehe.

Cely jeden bit shift registru je na scheme dole. Zapaja sa ako bezny shift.reg., t.j. vystup prveho sa pripoji na vstup dalsieho.
Na lavo je 4V zdroj (li-ionka), R1D1 vytvara zdroj 0.6V na zvysenie otvaracieho napatia Q1 voci zemi, povedzme zo standardneho 0.6V na 1.2V. Tento 0.6V nod je spolocny pre vsetky bity.
Q1,Q2 klopny obvod spolu s R2,3,5,6 asi poznas, vytvara trvalu pamat jedneho bitu.
R7,C1 je docasny storage logickej hodnoty predchadzajuceho bitu.
R4,D2,3,4 je AND hradlo ktore sluzi na presun logickej hodnoty z predchadzajuceho bitu pomocou kratkeho (500us) High pulzu do Set vstupu.
Dioda D5 resetuje klop. obvod pomocou kratkeho (500us) Low pulzu do Reset vstupu.

Cele to funguje tak, ze ked chces shiftovat musis najskor spravit Reset (500us) a vzapati Set (500us). Tym je hodnota z predchadzajuceho bitu uspesne odshiftovana do nasledujuceho bitu. Kondenzator C1 podrzi pocas shiftovania log. hodnotu predchadajuceho bitu, inak by po centralnom resete bola tato hodnota nenavratne stratena a nebolo by ju mozne shiftovat.
Pozn: Ak je predchadzajuci bit v log0 tak sa nasledujuci bit nenastavi do log1, ale ostane iba resetovany, lebo vybity kondenzator C1 podrzi pocas Set pulzu katodu D3 blizko 0V a teda vystupne napatie celeho ANDu nebude dostatocne pre nahodenie klop. obvodu do log1.
Pozn: Kvoly R7,C1 casovej konstante sa nemoze shiftovat rychlo, 390k*100n robi cas. konstantu ustalenia 39ms, odporucam ustalovat aspon 3Tau, takze najviac raz za 120ms. Pre taketo hodiny to bohate staci.

Cele to zapojenie je v podstate nezavisle na presnych parametroch suciastok, jedine co treba aby mali Q1,Q2 Hfe v rozsahu 150 az 250.

Presna schema jedneho bitu shif-registru:

Len pre zujimavost uvediem aj hrubu/nekompletnu schemu 15min oscilatoru, v scheme je nastavena perioda kmitov este cca 20 min pomocou R6,C2, kreslil som ju davnejsie. Chyba v nej teplotna kompenzacia kondenzatoru C2 + nejake male zmeny.
Pravdepodobne ju nikde nenajdete, v podstate som ju celu odvodil sam. Oscilator funguje velmi spolahlivo, este sa mi nestalo aby zastal.
Ja tento oscilator nazyvam "spleť kladnych spatnych vazieb", u long-period oscilatora je to nevyhnutne, hehe.
Ako jediny prvok celych hodin potrebuje vyssie napajacie napatie (trebarz 9v bateriu) kvoly presnosti.
Cely oscilator zerie sakra malo (uA), lebo okrem kompenzacnych vetiev je celych 15min takmer vsetko odpojene. Po uplynuti 15min sa 1mF kondik samozrejme musi znova nabit.

Nekompletna schema 15min oscilatoru:

(Pozn. : Comparator compensation je tu nedorieseny, uz to mam vyriesene cez trand)

[miso156]

Okrem 6-tich bitov do shift-registru je treba este jeden carry bit ktory je identicky s ostatnymi. Ma za ulohu ako standardne, prenos do vyssieho radu pri scitavani. Scitavanie sa riesi 6-nasobnym shiftom, inak povedane 6 x set/reset za sebou prehnane cez scitacku. Pred kazdym scitavanim je treba nastavit carry bit do log1, v podstate akoby prisla jednicka z nizsieho radu

Pravdivostna tabulka scitacky:

Kód: Vybrať všetko

LSB      C_in        /     Sum       C_out
0         0          /     0           0
0         1          /     1           0
1         0          /     1           0
1         1          /     0           1

Pre priklad scitavania trebarz 0x011011b (co je 27dekadickych) sa na zaciatku scitavania nastavi Carry do 1 a 6x sa shiftne. Vysledok Sum sa za kazdym shiftom zapise do MSB, taktiez Carry_out sa zapise do Carry_bitu ak nastane prenos do vyssieho radu. A teda po 6-nasobnaom shiftovani bude nova hodnota v registry 0x011100b co je 28 dekadickych.

Ako som spominal, v pravdivostnej tabulke je Xor, vzhladom ze kvoly tej diode v emitore by NPNko nedokazalo sinknut na 0V som do posledneho (LSB) bitu a Carry_bitu dal miesto bipolaru Mosfet.

Na lavo je LSB_bit s Carry_bitom, na pravo je implementacia scitacky: