Rada neočekávané napětí na vstupu KO D

[Asuan]

Dobrý den,
prosím o radu, popř. vysvětlení.
Pořídil jsem si na ověření funkčnosti obvod 74LS175B1 (4bit klopný obvod D).
Při měření jsem zjistil, že na všech vstupech (i CLK) i nezapojených, je přes 1V.
Zajímalo by mě zda je to normální chování a zda se takto chovají i jiné řady (např. HC)?
V datasheetu jsem se nic nedočetl a při zapojení pull-down odporu jsem příliš nepochodil.

[jenda23]

To by být nemělo když dáš pull down, u kompletně otevřených vývodů bych to chápal. Ale v logických obvodech ponechaný vstup ve vzduchu neexistuje.

[Dolfi]

Je to klasický low schottky TTL obvod napájaný +5 V. Všetky nepripojené vstupy sa nastavia na tzv. zakázané napätie, (hazardná oblasť napätia). Nevyužité vstupy v takomto stane nemajú zostať, treba ich ošetriť. A to buď uzemniť, alebo pripojiť na napájacie napätie cez odpor, (rádovo jednotky kOhm).

TTL logika v zapojení má pripojené piny samozrejme ošetrené predchádzajúcim obvodom.

[Asuan]

Dolfi: Děkuji za vysvětlení, jsem zase o něco moudřejší
Pochopil jsem to tedy tak, že HC řada (což je CMOS) tím trpět nebude.
Na vstupech žádný předcházející obvod není, jsou tam mikrospínače.
Mě právě překvapilo, že když jsem použil pull-down odpor 6k8 tak tam stejně bylo nějaké napětí, neměla na vstup být přes odpor přivedena nula a tedy by nemělo být nastaveno hazardní napětí?

[jenda23]

Pro TTL platí že 0 - 0,8V je LOG0, 2 - 5V je LOG1 a vše mezi tím je zakázaný pásmo.
Pro CMOS napájený 5V platí do 1,5V LOG0, nad 3,5V LOG1, včetně.

[Asuan]

napájení je 3V3 protože ESP8266, ano to TTL se mi povedlo přesvědčit, aby běželo na 3V, ale jinak testuju na 5V bez ESP
zkusmo jsem zjistil, že odpor 6k8 je moc a při 1k2 to stáhne dostatečně, aby to obvod bral jako Log.0, ale v tu chvíli teče přes tento odpor >80uA, což je při počtu vstupů, s ohledem na požadavek to zakomponovat do bateriově napájeného zařízení, nepřijatelné

[Dolfi]

Zo vstupu TTL obvodu "vytreká určitý prúd"- A ak tam chceš dosiahnuť log 0, tak musíš zvoliť takú hodnotu odporu, aby napätie bolo v tej hranici do 0,8 V, (viď jenda). A sú to stovky Ohm. Ak chceš na vstup vnútiť log 1, tak ten odpor treba dať na +5 V, (rádovo kOhmy).

Inak, priamo uspínačmi ísť na vstup sa neodporúča kvôli ich zákmitom. Je lepšie ošetriť uspínač nejakým RS klopným obvodom, ak je prepínací. Ak nie, treba to minimálne blokovať kondenzátorom a podobne.

Ak to nie je vojenské tajomstvo, čo konkrétne riešiš ? (Aha, už si sa vyjadril). No, ale to si nepomôžeš. Ten prúd tam z princípu TTL logiky tiecť musí. A pre istotu si zmeraj, či na tom odpore je pod 0,8 V. Ono sa výstup môže tváriť, že je tam log 0. No odolnosť obvodu proti rušeniu tým obrovsky klesá !

A ak ti to vadí, tak použi napríklad CMOS logiku.

[jezevec]

74LS175 má minimální nap. napětí 4,5V, takže při 3V3 nebude chodit korektně. Ty upínací odpory se tam dávají jen pokud na daný vstup není připojen předchozí obvod. 80uA vzhledem k vlastní spotřebě obvodu je zcela imaginární. Pokud ti jde o spotřebu, použij CMOS řadu.

[Dolfi]

Rada 74 má toleranciu napájania 4,75 až 5,25 V. Až rada 54 mala napájanie 4,5 V až 5,5 V.

[Asuan]

Ano mám v plánu použít CMOS, právě kvůli spotřebě (Icc = 4uA), proto jsem se i ptal na řadu HC (konkrétně chci objednat 74HC175 v SMD verzi), tento obvod mi byl v podstatě vnucen prodejcem, že HC nemá, ale má LS řadu a já neznalý jaký je mezi těmito řadami rozdíl, jsem si řekl "mám to jen na testování, pak to půjde do šuplíku", tak jsem to vzal, až později jsem zjistil, že se jedná o TTL a ne CMOS, přesto jsem se jal to testovat a narazil na tento "problém"

Jen jsem si chtěl ujasnit jestli i CMOS má tuto "vlastnost" a jestli budu muset upravovat celý návrh.

[Dolfi]

Áno, aj CMOS má tú vlastnosť. No prúdy sú rádovo menšie a odpory rádovo väčšie. To zakázané pásmo je definované trochu inak. No ako by si chcel rozlíšiť log 0 a 1 ?

Pozri si aj DS. Obvody 74HC chodia už od 2 V. No vtedy, hlavne rýchlosť, rádovo klesá !

[Asuan]

Děkuji všem za rozšíření obzorů, snad se mi díky vám zdárně povede v mém počínání.

[Dolfi]

Ešte by som chcel poznamenať, že nezapojený vstup sa obyčajne tvári ako log 1, no absolútne bez akejkoľvek odolnosti proti rušeniu. Ešte sa chcem spýtať, výstupy z uP nemôžu trvale nadobúdať logické úrovne ? (Ak nie, tak tam musíš dať odpory. Inak to zariadenie sa môže správať všelijako.)

No a vstupy s uspínačmi vždy ošetri na log 0 alebo 1. A stále blokuj napájanie keramikou.

[breta1]

Jenom doplním - nezapojený vstup TTL se tváří vždy jako jednička (ale nedoporučuje se kvůli náchylnosti na rušení), kdežto u CMOS (4000, HC, HCT) se nezapojený vstup chová neurčitě, plave, jednou to může znamenat 1, za chvíli 0 atd. Takže tady nutno ošetřit vždycky.

[pocitujlasku]

a co si pamatam zo skoly, tak nezapojeny vstup moze zacat kmitat a zvysit spotrebu obvodu. To len tak, kedze sa tu riesili uA, tak aj s tymto je potrebne pocitat.

[datam]

U logických obvodov sa VŽDY musí ošetriť nezapojený vstup buď do log0 alebo log1.

[Asuan]

Dolfi: na vstupu KO D nebude žádný uP jen tlačítka (viz. schema)

[jenda23]

Takto to je zle,nejdou definovány konkrétní úrovně.... musej bejt osazeny pullup/pulldown rezistory a zákmity ošetřeny alespoň kondenzátory, popř MKO.

[Asuan]

jj toto je původní schéma, než jsem sem poslal úvodní příspěvek, na zapracování připomínek jsem ještě neměl čas

[jenda23]

Jen k Tvojemu řešení obvodu který má evidetně sloužit jen pro zapnutí napájení U1, proč to řešíš takhle příšerně složitě? Na to stačí přeci z každého tlačítka vzít přes diodu signál, ten zapojit na bázi Q1 a po stisku tlačítka si ho U1 už podrží přes didodu do báze Q1 sám. A co se týče podržení log stavu posledního stisknutého tlačítka tak není problém to řešit už mikrokontroleru.