Čo znamenajú čísla výrobných procesov ? Ako vplývajú na rozmer a tvar tranzistora? Čo znamená, že nové procesory, či nové SOC v smartfónoch sú vyrobené 7 nm výrobným procesom? Alebo keď sa predtým vyrábali väčším - tak v budúcnosti sa budú vyrábať menším ? Ako a čo sa to vlastne meria?
Na prekvapenie tento rozmer nehovorí o veľkosti 1tranzistora, ani o rozstupe medzi dvoma tranzistormi a nie je to ani žiadna konkrétna časť tranzistora. Aj keď sa to môže zdať čudné, toto číslo ako také vlastne nevyjadruje vôbec žiadny konkrétny rozmer nejakého prvku či súčiastky, ktoré sa týmto spôsobom vyrába. Je to len pomenovanie výrobného procesu.
Ale prečo sa dnes výrobné procesy označujú výrazmi ako napr. 7 nm ?
Prvé kremíkové tranzistory sa vyrábali na začiatku 60-tych rokov litografickým výrobným procesom 50 µm (vzdialenosť medzi jeho dvomi spodnými elektródami).
Zlom nastal v tej dobe vo vývoji planárnej (prakticky úplne plochej) verzie pri MOSFET tranzistoroch. Teda tu bola vzdialenosť medzi Source a Drain (medzi nimi tečie el. prúd) elektródami cca 50 µm (50 000 nm).
Asi v polovici 60-tych rokov sa to výrazne znížilo a začali sa vyrábať tranzistory s 20 µm rozstupom elektród, t.j. o vyše polovicu menšiu.
Koncom 60-tych rokov sa začali vyrábať tranzistory so 16 µm rozstupom elektród.
Začiatkom 70-tych rokov sa začali vyrábať tranzistory s 10 µm a krátko na to s 8 µm rozstupom elektród, následne 7, 6 a v polovici dekády už 5 µm.
Ak nejaká firma zvládla 7 µm výrobný proces čipov, znamenalo to, že vzdialenosť medzi source a drain elektródami tranzistorov bola práve 7 µm (7000 nm).
Inak rečeno, číslo výrobného procesu tak priamo vyjadrovalo schopnosť vyrobiť hradlo o tejto veľkosti. To sa označovalo aj pojmom „minimum feature size“. Voľný preklad výrazu je veľkosť najmenšieho stavebného prvku.
Hradlo sa darilo spolu s ostatnými väčšími prvkami stále progresívne zmenšovať. Čím užšie/menšie hradlo bolo, tým bol kanál pod ním kratší a tým menšie a a rýchlejšie boli tranzistory.
Takto to pokračovalo cca až do polovice 90-tych rokov, kedy sa vývojári dopracovali k 0,35 µm (350 nm výrobný proces) v ktorom mal tranzistor hradlo šírky 350 nm.
V roku 1997 pri ďalšom (250 nm výrobnom procese) Intel vyrábal už tranzistory s 200 nm.
V roku 1999 pri ďalšom (180 nm výrobnom procese) nemali hradlá šírku 180 nm, ale už len 130 nm.
Na prelome rokov 1999/2000 sa prešlo na 180 nm výrobný proces a v roku 2001/2002 na 130 nm proces. V roku 2002/2004 sa prešlo už na 90 nm proces.
Pri 90 nm výrobnom procese (v roku 2002) sa ale už vyskytli prvé problémy a celá táto rozprávka navždy skončila. Tranzistory už boli také malé, že malá vzdialenosť medzi ich elektródami začala spôsobovať zvyšovanie neželaných parazitných únikov prúdu (medzi elektródami začali tiecť malé prúdy aj keď hradlo kanál „zavrelo“ a tak spotreba tranzistorov začala prirodzene automaticky rásť). Zdalo sa, že sa s tým bude dať vysporiadať obmedzením hrúbky izolačného oxidu pod hradlom tranzistora. Šlo to ale iba dočasne. Pri 65 nm výrobnom procese (v roku 2005) už pod hradlom zostalo len 1,2 nm hrubé dielektrikum z oxidu kremičitého (hrúbka cca 5 atómových väzieb).
Hustota tvorby tranzistorov (počíta sa ako rozmer od začiatku hradla jedného tranzistora, po začiatok hradla druhého (tzv. Gate Pitch) sa zmenšila na 220 nm.
V ďalšom 45 nm výrobnom procese (roky 2006 až 2008) sa tento rozostup zmenšil na 180 nm. V tomto výrobnom procese došlo k útoku na úplne minimálnu šírku hradla, to sa podarilo zúžiť na 25 nm (prinieslo to veľa problémov, takže v ďalšom 32 nm výrobnom procese v roku 2009 už hradlo tranzistora radšej zväčšili o 20 % na 30 nm). To dalo lepšie vlastnosti a stabilitu. Samotné zmenšenie výrobného procesu ako celku zaobstarala redukcia rozmeru a rozstupu iných častí. Gate Pich medzi dvoma tranzistormi sa podarilo zmenšiť už na 112 nm.
Intel v roku 2011 sa rozhodol ako prvý pre 22 nm výrobný proces (FinFET architektúra).
Nasledoval 16/14 nm výrobný proces (FinFET architektúra) . V súčasnom 14 nm (2. generácia FinFET architektúry) výrobnom procese Intel (používa sa u väčšiny ich CPU), majú kanály tranzistorov šírku 8 nm a výšku 42 nm. Šírka hradla cez ktoré prechádzajú je 20 nm, pričom vzdialenosť od začiatku hradla jedného tranzistoru k druhému (pitch) je 70 nm. Tretia generácia FinFET tranzistorov sa u Intelu (výrobný proces 10 nm) dostala do veľkých problémov vo vývoji a ani po viacročných prieťahoch dnes Intel nemá tento proces na takej úrovni, aby bolo na ňom ekonomické vyrábať väčšinu čipov.
Aktuálny je 7 nm proces TSMC (súčasný vrchol výroby polovodičov pre čipy logiky ako CPU či GPU.
Súčasná vrcholová výroba TSMC disponuje šírkou rebier FinFET tranzistorov už len 6 nm - o 2 nm menej než v predošlom node. Hradlu ostalo dobré ovládanie vďaka tomu, že ich výška stúpla zo 42 nm na 52 nm. Rozostup medzi začiatkom hradla jedného tranzistoru a začiatkom hradla druhého sa zmenšil z 66 nm na 55 nm.
Ako to celé bude pokračovať ďalej? ... V súvislosti s pokorením 5 nm výrobného procesu a prechodu smerom k 3, 2 a 1 nm sa môžeme dostať k tomu, že výrobcovia pre pomenovanie procesov začnú používať angströmy.
, pretože som tu uviedol len taký skrátený "výcuc" z tejto problematiky, aby to malo viac-menej iba taký informačno-encyklopedický charakter (aby to nebolo veľmi dlhé čítanie v ktorom sa začiatočník môže nakoniec aj stratiť. Nakoniec ako som uviedol, v literatúre a na nete je určite dosť informácií na túto tému, kde si záujemca ktorý sa potrebuje hlbšie a detailnejšie oboznámiť s touto problematikou nájde viac informácií, ktoré veľmi ľahko nájde.
