Svetelektro.com

Svetelektro.com

Meno:
Heslo:
SVETELEKTRO • VHDL

VHDL

Moderátori: psichac, Moderátori

VHDL

Odosla┼ąod jamalpp » 12 Dec 2018, 00:30

Ahojte chcel by som sa op├Żta┼ą ─Źi sa tu nen├íjde nejak├Ż expert alebo niekto to vie programova┼ą v VHDL konkr├ętne v programe quartus ? Potreboval by som pom├┤c┼ą a u┼ż som z├║fali ,:(
jamalpp
Okoloid├║ci
Okoloid├║ci
Pr├şspevky: 47
Zalo┼żen├Ż: 07.06.2013
Bydlisko: Poprad
Karma: 0

Re: VHDL

Odosla┼ąod Tribec Zacks » 12 Dec 2018, 01:24

Skus napisat o co ide a mozno sa rozpamatame :)
ps: Vo vhdl sa neprogramuje, ale dizajnuje hardware.
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod jamalpp » 12 Dec 2018, 10:22

─Äakujem .
Otestujte n├ísobi─Źku 18x18 (pozri cv6) vytvoren├║ preklada─Źom pre znamienkov├ę ─Ź├şsla (─Ź├şsla
vyjadren├ę v doplnkovom k├│de) a overte vytvoren├║ n├ísobi─Źku pomocou:
a) ─Ź├şsla A=-RRRR a B=DDMM, kde RRRR, MM, DD s├║ rok, mesiac a de┼ł V├í┼ího narodenia.
b) pomocou ─Ćal┼í├şch 10 vhodne zvolen├Żch dostato─Źne ve─żk├Żch vstupn├Żch hodn├┤t A, B,
pri─Źom ka┼żd├í z nich m├í v 4 najv├Żznamnej┼í├şch bitoch aspo┼ł jednu jednotku a jednu nulu a
polovica testovan├Żch ─Ź├şsel je z├íporn├í. Vstupn├ę hodnoty musia byt zadan├ę formou vstupn├ęho
textov├ęho s├║boru a spr├ívnos┼ą v├Żsledkov mus├ş by┼ą automaticky overen├í pomocou testbench
s├║boru
jamalpp
Okoloid├║ci
Okoloid├║ci
Pr├şspevky: 47
Zalo┼żen├Ż: 07.06.2013
Bydlisko: Poprad
Karma: 0

Re: VHDL

Odosla┼ąod Tribec Zacks » 12 Dec 2018, 12:44

Pls priloz diagram nasobicky aj s jej portami nech vidiet s cim mame do cinenia.
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod Tribec Zacks » 12 Dec 2018, 14:29

Ak to robis ako cistu simulaciu, tak si pozri ako sa citaju data zo suboru v testbenchi, precitas data zo suboru, priradis ich k signalom namapovanym na vstup nasobica a porovnas s druhym suborom kde mas data ktore ocakavas. chytak je ze data musia byt v signed form, nasobic ma 18 bit, tvoj rok narodenia bude menej (neviem ci to je hex reprezentacia alebo dec), kazdopadne musis urobit sign extension pre negativne cisla aby si mal spravny vysledok. ocakavane vysledky si mozes ulozit do dalsieho suboru a tie porovnat vystupom nasobica po kazdom cykle.

ak to potrebujes urobit ako hw dizajn a riesenie problemu, tak si pomocou megawizardu vygeneruj rom-ku, do nej nahras data ktore budes nasobit, prepoj s nasobicom atd.., ocakavany vysledok si ulozis zvlast do textoveho suboru, kazdy clock kedy ocakavas vystup z nasobica porovnas podla toho co je v subore v sekvencii

ak je toto skolske zadanie, tak dufam neocakavas napisat ti kod, je to robota na dve, max tri hodiny.
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod peterple » 12 Dec 2018, 19:07

Chce┼í vidie┼ą n├ísobi─Źku? Pozri si cvi─Źenie ─Ź├şslo 6. Jasn├ę ┼że je to zadanie do ┼íkoly. Potvrdzuj├║ to okam┼żite aj tie dve ─Źisto akademick├ę ├║lohy A a B. Asi ─Ćal┼í├ş ─Źo ┼ítuduje na kapit├ína.
Uk├í┼ż m├║dremu chybu a on sa ti po─Ćakuje. Uk├í┼ż chybu hlup├íkovi a on sa uraz├ş.
peterple
Ultimate ─Źlen
Ultimate ─Źlen
Pr├şspevky: 1866
Vek: 52.57
Zalo┼żen├Ż: 25.06.2013
Bydlisko: Krajn├ę
Karma: 52

Re: VHDL

Odosla┼ąod Tribec Zacks » 12 Dec 2018, 22:20

Peterple, to mi hned skocilo do oci, ale nechcel som byt taky zly. Keby aspon postol nejaku svoju snahu, kde ma problem atd. Tiez si kopu veci nepamatam, ale vidiet nieco hotove, to sa inak debatuje a velmi rad by som mu pozrel podobne veci co mam zalohovane aj zo skolskych projektov aj z hobby veci.
Btw tak tak, na kapitana...
Obrázok

@jamalpp, neber ma zle, rad ti na to pozrem ak uvidim tvoju snahu. Ak ale budes na skole pokracovat takto, tak na prvom interview dostanes taky preplesk do buducej kariery ze ti to pride luto. Ak chces robit elektrotechniku v profesionalnom zivote, tak si to odmakaj a nauc sa riesit problemy, pouzivat nastroje, hladat informacie v anglictine atd. Po skole to nebude nic ine ako zavaleny dokumentaciou (--edit-- ak je nejaka dokumentacia vobec:) )a praca bude jeden velky problem sam o sebe.

...za vyrazy nasobicka, znamienkove cisla, doplnkove kktiny, by som vymenil cele ministerstvo skolstva a kazdemu debilovi by som dal 100x zopakovat slovo "strada─Ź" (vraj slovensky spisovny vyraz pre accumulator cpu)
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod jamalpp » 13 Dec 2018, 21:31

no chalani prirovnva┼ą ma k kapitanov├Ż je hor┼íia ura┼żka ako keby ste mi povedali ┼że som k**** :D

Tak po porad├ş lebo ste tu toho tro┼íku viac nap├şsalo .ANO je to zadanie z ┼íkoly z predmetu ktor├Ż som v ┼żivote nemal a nem├í v podstate ┼żiaden s├║vis s mojim odborom ale mam ho ...plus na cvikach mam vyu─Źuj├║ceho ktor├Ż to v├┤bec neovl├ída a chod├ş si spisova┼ą pozn├ímky z cv pred nami ─Źo ─Źi┼że pokia─ż nie─Źo nejde alebo si nestihol zap├şsa┼ą tak n├ím to nevysvetli . preto som sa obratil tu ─Źi by mi vedel niekto pom├┤c┼ą.

A teraz k tomu zadanie : ako bolo pisane mal zdrojov├Ż kod na nasobi─Źku 18x18 a vyzera takto :

K├│d: Vybra┼ą v┼íetko
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;

ENTITY signed_mult18 is
    PORT(  a      : IN SIGNED (17 DOWNTO 0);
           b      : IN SIGNED (17 DOWNTO 0);
           result : OUT SIGNED (35 DOWNTO 0));
END ENTITY;

ARCHITECTURE rtl OF signed_mult18 IS
BEGIN
   result <= a * b;
   
END rtl;


urobi┼ą na tento kod by som vedel urobi┼ą viacmenej asi testbeanch aj vstup aj vystup na txt suboru by som urobil pomocou
file_open(file_VECTORS, "input_vectors.txt", read_mode);
file_open(file_RESULTS, "output_results.txt", write_mode);

while not endfile(file_VECTORS) loop
readline(file_VECTORS, v_ILINE);
read(v_ILINE, v_SIG1);
read(v_ILINE, v_SPACE); -- ─Źitanie medzier v texte
read(v_ILINE, v_SIG2);

-- Nastavenie nacitanych hodnot na vstup S0 S1
S0 <= v_SIG1;
S1 <= v_SIG2;
wait for 100 ns;

-- zapisanie hodnout z testu
write(v_OLINE, S0);
write(v_OLINE, S1);
write(v_OLINE, string'(" "));
write(v_OLINE, Z, right);
writeline(file_RESULTS, v_OLINE);
end loop;


file_close(file_VECTORS);
file_close(file_RESULTS);


Len ─Źomu nech├ípem je toto vytvoren├║ preklada─Źom pre znamienkov├ę ─Ź├şsla (─Ź├şsla
vyjadren├ę v doplnkovom k├│de) a overte vytvoren├║ n├ísobi─Źku pomocou:
┼że ako to urobi┼ą


V pohode neurazil som sa ani ni─Ź ja ako som vravel elektrotechniku nechcem robit ani to s mojim odborom moc nem├í spolo─Źne len som sme to dostali do rozvrhu a preto h─żad├ím nejak├║ pomoc kto by mi pomohol s t├şm :)
jamalpp
Okoloid├║ci
Okoloid├║ci
Pr├şspevky: 47
Zalo┼żen├Ż: 07.06.2013
Bydlisko: Poprad
Karma: 0

Re: VHDL

Odosla┼ąod Tribec Zacks » 14 Dec 2018, 16:51

Ok jamalpp, toto je dobry zaciatok, spojazdni testbench. Neviem ako to ma quartus teraz, ale pred prebratim altery intelom pouzivali modelsim na simulacie... Do testbenchu urobis instance nasobica presne ako pises atd, to vypada celkom dobre.
Predpokladajme:
Nasobic ma vstupy A a B o sirke 18bit
Rok (A) -0x2000 = 16bit
Dni (B) 0x0105 = 16bit

Rok je zadany v negativnom formate:
Musis ho previest na signed form (2s complement):
(A) -0x2000 je v bitoch reprezentovany:
11 1110 0000 0000 0000
(B) 0x0105:
00 0000 0001 0000 0101

To su tvoje vstupne vektory pre nasobic
Ocakavany vystupny vektor:
1111 1111 1111 1111 1100 1100 1011 1011 0000

Prehod si ich na hex, bude sa to lahsie citat.

Druha cast zadania sa ta len pyta aby si overil spravnost nasobica 10timi vhodne zvolenymi cislami. Vsetko co potrebujes urobit je dodrzat vsetky mozne kombinacie vstupnych vektorov, teda:
Kladne x kladne cislo,
Kladne x negativne,
Negativne x kladne,
Negativne x negativne,
A dodrzat ze polovica vstupov je negativna.

Dufam pomoze
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod Tribec Zacks » 14 Dec 2018, 18:45

sry, som ti zabudol na toto:
jamalpp nap├şsal:Len ─Źomu nech├ípem je toto vytvoren├║ preklada─Źom pre znamienkov├ę ─Ź├şsla (─Ź├şsla
vyjadren├ę v doplnkovom k├│de) a overte vytvoren├║ n├ísobi─Źku pomocou:
┼że ako to urobi┼ą


slovencina v elektro obore pre man nieje silna stranka, ale rozumiem tomu tak ze "znamienkove cisla" su aj zaporne cisla.
to ze je to prelozene prekladacom iba znamena ze bol napisany kod vo vhdl a prekladac ti to prelozi na pouzitie HW nasobica pritomneho na fpga a nebude pre to generovat logiku s pozadujucou funkcionalitou. na toto sa pouzivaju 2 pristupy, "inferred" (zapis v kode ktory prekladac pozna a vie co ma robit, tvoj priklad) alebo "instantiated" kedy pouzijes rovno cele hw makro nasobicu (vytvoris jeho instanciu) a namapujes signaly tam kam maju ist.
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod OM0XA » 15 Dec 2018, 20:52

Tribec Zacks nap├şsal:...za vyrazy nasobicka, znamienkove cisla, doplnkove kktiny, by som vymenil cele ministerstvo skolstva a kazdemu debilovi by som dal 100x zopakovat slovo "strada─Ź" (vraj slovensky spisovny vyraz pre accumulator cpu)


Mne slovo strada─Ź v├┤bec nepripad├í ako spisovn├ę slovensk├ę slovo. Sk├┤r je to ─Źesk├ę slovo.
Slovensk├Ż v├Żraz pre accumulator je pod─ża m┼ła z├ísobn├şk.

To iba na okraj, mimo t├ęmy, mo┼żno n├ím to potvrd├ş Sibyla Mislovi─Źov├í, ak chod├ş na toto f├│rum.
OM0XA
St├íly ─Źlen
St├íly ─Źlen
Pr├şspevky: 229
Zalo┼żen├Ż: 03.10.2012
Bydlisko: Poprad
Karma: 2

Re: VHDL

Odosla┼ąod Tribec Zacks » 16 Dec 2018, 00:12

OM0XA nap├şsal:
Tribec Zacks nap├şsal:...za vyrazy nasobicka, znamienkove cisla, doplnkove kktiny, by som vymenil cele ministerstvo skolstva a kazdemu debilovi by som dal 100x zopakovat slovo "strada─Ź" (vraj slovensky spisovny vyraz pre accumulator cpu)


Mne slovo strada─Ź v├┤bec nepripad├í ako spisovn├ę slovensk├ę slovo. Sk├┤r je to ─Źesk├ę slovo.
Slovensk├Ż v├Żraz pre accumulator je pod─ża m┼ła z├ísobn├şk.

To iba na okraj, mimo t├ęmy, mo┼żno n├ím to potvrd├ş Sibyla Mislovi─Źov├í, ak chod├ş na toto f├│rum.


nedalo mi to, trochu googlenia a naozaj to vypada ako ceske slovo, kazdopadne ho mal kamos na nejakom blok diagrame cpu jadra, stradac, budice zbernice a podobne vyrazy... no neviem kde na to chodia, toto by sa malo ucit vsetko v eng.
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21

Re: VHDL

Odosla┼ąod peterple » 16 Dec 2018, 00:13

Pre m┼ła je u┼ż 35 rokov accumulator akumul├ítor. Presne to popisuje ─Źo to rob├ş. Strada─Ź je posloven─Źen├Ż ─Źesk├Ż term├şn st┼Öada─Ź, ─Źoho je slovensk├Żm ekvivalentom zhroma┼ż─Ćova─Ź. Slovo z├ísobn├şk sa pre preklad slova accumulator s├şce pou┼ż├şva ale v zmysle napr. bojler. V IT bran┼żi je to pod─ża m┼ła ├║plne mimo, preto┼że z├ísobn├şkom sa tu ozna─Źuje ├║plne nie─Źo in├ęho, tak┼że by to len plietlo.

─îasto tu tie┼ż pad├í ─Źechizmus topi┼ą namiesto k├║ri┼ą a e┼íte som to tu nevidel niekoho rie┼íi┼ą. Pritom v├Żznam slovensk├ęho topi┼ą je na m├şle inde od ─Źesk├ęho topit.
Uk├í┼ż m├║dremu chybu a on sa ti po─Ćakuje. Uk├í┼ż chybu hlup├íkovi a on sa uraz├ş.
peterple
Ultimate ─Źlen
Ultimate ─Źlen
Pr├şspevky: 1866
Vek: 52.57
Zalo┼żen├Ż: 25.06.2013
Bydlisko: Krajn├ę
Karma: 52

Re: VHDL

Odosla┼ąod Radus » 16 Dec 2018, 02:09

...ja by som bol ├║plne mimo - napadol by ma strieda─Ź. Sorry za OT.
Radus
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 983
Vek: 37.32
Zalo┼żen├Ż: 27.10.2009
Bydlisko: Prešov
Karma: 6

Re: VHDL

Odosla┼ąod Drakoush » 16 Dec 2018, 10:54

Nejdem tu robi┼ą jazykov├ę okienko, ale ja by som zas povedal, ┼że z├ísobn├şk je ten spr├ívny v├Żraz :D FIFO z├ísobn├şk, aspo┼ł tak to u─Źili n├ís.

Ale to je len v├Żstrel do vzduchu, vyjadrenie svojho n├ízoru.
Drakoush
Obr├ízok pou┼ż├şvate─ża
Moderator
Moderator
Pr├şspevky: 9524
Vek: 24.01
Zalo┼żen├Ż: 08.02.2012
Bydlisko: Nitra
Paragraf: 22
Karma: 47

Re: VHDL

Odosla┼ąod maskrtnik01 » 16 Dec 2018, 11:44

Pokia─ż viem, FIFO je fronta(queue), z├ísobn├şk(stack) LIFO.
maskrtnik01
Obr├ízok pou┼ż├şvate─ża
Zasl├║┼żil├Ż ─Źlen
Zasl├║┼żil├Ż ─Źlen
Pr├şspevky: 1165
Vek: 22.59
Zalo┼żen├Ż: 20.07.2010
Bydlisko: okolie KE
Karma: 4

Re: VHDL

Odosla┼ąod peterple » 16 Dec 2018, 11:45

Nu┼ż u─Źi┼ą u─Źili, len t├í vn├║torn├í interpret├ícia toho ─Źo nau─Źili je mimo.
1. accumul├ítor v ─Ź├şslicovej technike je oby─Źajn├Ż n bitov├Ż register. Ako tak├Ż m├┤┼że poja┼ą jedin├║ hodnotu. Ten n├ízov dostal od toho ┼że v drevn├Żch dob├ích mikroprocesorov kedy integr├ícia bola v plienkach tak sa ┼íetrilo na po─Źte tranzistorov. Preto mal napriklad 8080 7 registrov (A B C D E H L) ale iba A mohol sl├║┼żi┼ą ako zdroma┼ż─Ćova─Ź v├Żsledkov aritmeticko logick├Żch oper├íci├ş.
K├│d: Vybra┼ą v┼íetko
ADD  C ;urobi A=A+C

┼Żiadny in├Ż register nemohol sl├║┼żit ako cie─żov├Ż register pre hocijak├║ aritmerick├║ alebo logick├║ oper├íciu. To pri┼ílo a┼ż so Z80 a u intelu s 8086
Preto┼że mal tento register v├Żhradn├ę miesto tak mal aj svoj ┼ípeci├ílny n├ízov - accumul├ítor. Ako┼że sl├║┼żi na prij├şmanie (akumulovanie) v├Żsledkov oper├íci├ş.

2. Z├ísobn├şk m├í aj 8080. Je to datov├í ┼ítrukt├║ra v pam├Ąti na ktor├║ ukazuje SP (stack pointer) pracuje s oper├íciami
K├│d: Vybra┼ą v┼íetko
PUSH nie─Źo
POP  nie─Źo

Len┼że to je LIFO (Last In First Out)
https://en.wikipedia.org/wiki/Stack_(abstract_data_type)

FIFO samozrejme existuje tie┼ż ale je to Fronta (First in First Out). U n├ís v pr├íci by sme boli celkom radi keby sklad pracoval ako FIFO, len┼że on ─Źasto pracuje ako LIFO. Tak┼że prv├í naskladnen├í paleta sa k─żudne m├┤┼że dosta┼ą do v├Żroby ako posledn├í.
https://en.wikipedia.org/wiki/FIFO_(computing_and_electronics)

├üno v├Żstrel do vzduchu to ur─Źite bol.
Uk├í┼ż m├║dremu chybu a on sa ti po─Ćakuje. Uk├í┼ż chybu hlup├íkovi a on sa uraz├ş.
peterple
Ultimate ─Źlen
Ultimate ─Źlen
Pr├şspevky: 1866
Vek: 52.57
Zalo┼żen├Ż: 25.06.2013
Bydlisko: Krajn├ę
Karma: 52

Re: VHDL

Odosla┼ąod Tribec Zacks » 16 Dec 2018, 14:14

Ale by bol svet jednoduchsi keby sa aj na svk ucilo FIFO/LIFO buffer, Multiplier, Accumulator, Exception... chudak Tz by si tu nelamal hlavu nad tym ci netrepe v slovencine bludy :rolleyes:

Btw viete napisat ako to funguje na slovensku pre cloveka konciaceho studium elektra? Zamestnanie sa v obore proste vyzaduje eng pre citanie dokumentacie, komunikaciu atd, maju svk studenti z vysky na to adekvatnu vedomost, alebo je to o firme a pristupe, alebo ti lepsi neriesia slovenske vyrazy a uz pocas skoly a davno ovladaju orientaciu v dokumentacii a hladanie infa v eng?
Kreativita a motivacia je to, co prinasa originalne napady a myslienky, disciplina je to, co ich dokaze zrealizovat.
Tribec Zacks
Obr├ízok pou┼ż├şvate─ża
Pokro─Źil├Ż ─Źlen
Pokro─Źil├Ż ─Źlen
Pr├şspevky: 619
Vek: 36.83
Zalo┼żen├Ż: 26.06.2010
Bydlisko: Levice / Cork IRL
Karma: 21


Nasp├Ą┼ą na Assembler

Kto je pr├ştomn├Ż

U┼ż├şvatelia prezeraj├║ci si toto f├│rum: ┼Żiadny registrovan├Ż pou┼ż├şvate─ż a 0 host├ş.

cron
Forums ©
Autor str├ínky je Ondrej Z├ívodsk├Ż(zawin), o graficky design sa star├í ─Żubo┼í Fabo(BUFU).

TOPlist

Powered by Copyright © UNITED-NUKE CMS. All Rights Reserved.
─îas potrebn├Ż k spracovaniu str├ínky 0.80 sek├║nd